[Tiptoi-hw] Frage bez. SPI/NAND Flash / jetzt eher UART + GPIO

[Sven A. Huerlimann]

On 21.12.20 16:59, Matthias Weber via tiptoi-hw wrote:
> Hallo zusammen!
>
> Sven A. Huerlimann via tiptoi-hw wrote:
>> REG_SHARE_PIN_CTRL: Genau so versteh ich das.. Da werden auch wild bits gesetzt beim booten und danach.
> Habe mir das Register im UART Boot Mode mal angesehen. Es enhält den
> Wert 0x00005001. Damit sind 3 Bit gesetzt. Habe ein wenig damit gespielt.
>
> Mit 0x00005001, 0x00004001, 0x00001001 und 0x00000001 sehe ich noch
> Ausgaben über den UART. Bei 0x00005000, 0x00004000, 0x00001000 und
> 0x00000000 sehe ich keine UART-Ausgabe. Das spricht sehr dafür, dass das
> LSBit den UART TX steuert.
Falls CFG1 0x04036000: Die untersten Bits sind wohl der
Baudrate-Divider. Und Divisionen und Null kommen bekanntlich immer
schlecht zusammen.
>
>> REG_GPIO_DIR_* und REG_GPIO_OUT_* und REG_GPIO_IN_* sind meiner Meinung nach relativ statisch (abgesehen von der LED (GPIO_OUT)).
> Die schaue ich mir jetzt auch noch gleich an.

Die Triage was gebootet wird ist meines Wissens bei: 0x0ec0

>
>
>
> Björn via tiptoi-hw wrote:
>> hast Du mal versucht, aus einem Spiel heraus Code aus dem ROM
>> aufzurufen, z. B. einen Reboot auszulösen?
>> Das wäre schon mal eine Bestätigung, dass man wirklich "alle Freiheiten"
>> im Game-Code hat.
> Hatte ich. Ein Sprung an Adresse 0x0 für einen Reboot hatte glaube ich
> nicht funktioniert - ganz sicher bin ich mir aber gerade auch nicht
> mehr. Wenn wir den UART erstmal auch aus dem GME-Umfeld aktiv bekommen,
> können wir da gut weiter debuggen.
Ich glaube mal gesehen zu haben, dass die ganze UART funktionalität oder
besser das "printf" aus den Release binaries raus ist.

könnte man ev. nachpatchen..

Grz Shue

> Gruß
> Matthias
>
>
> _______________________________________________
> tiptoi-hw mailing list
> tiptoi-hw at lists.nomeata.de
> https://lists.nomeata.de/mailman/listinfo/tiptoi-hw